

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-31208

(43) 公開日 平成11年(1999) 2月2日

(51) Int.Cl.<sup>8</sup>  
G 0 6 K 19/077  
19/10  
19/073  
H 0 1 L 21/02

識別記号

F I  
G 0 6 K 19/00 K  
H 0 1 L 21/02 B  
G 0 6 K 19/00 R  
P

審査請求 未請求 請求項の数15 O L (全 8 頁)

(21) 出願番号 特願平10-122000

(22) 出願日 平成10年(1998) 5月1日

(31) 優先権主張番号 特願平9-125636

(32) 優先日 平 9 (1997) 5月15日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000004226

日本電信電話株式会社

東京都新宿区西新宿三丁目19番2号

(72) 発明者 伴 弘司

東京都新宿区西新宿三丁目19番2号 日本  
電信電話株式会社内

(72) 発明者 丹野 雅明

東京都新宿区西新宿三丁目19番2号 日本  
電信電話株式会社内

(72) 発明者 竹田 忠雄

東京都新宿区西新宿三丁目19番2号 日本  
電信電話株式会社内


(74) 代理人 弁理士 山川 政樹

(54) 【発明の名称】 半導体チップおよびその製造方法

(57) 【要約】

【課題】 半導体チップに盛り込まれた技術に対する不正な解読を防止する。

【解決手段】 半導体基板（シリコン基板1）の主表面側に不揮発性メモリの形成された半導体チップにおいて、半導体基板（シリコン基板1）の裏面には、少なくとも1個の凹部5が形成され、凹部5は、不揮発性メモリに対応する領域2に配置されたものである。



Best Available Copy

## 【特許請求の範囲】

【請求項1】 半導体基板の主表面側に不揮発性メモリの形成された半導体チップにおいて、前記半導体基板の裏面には、少なくとも1個の凹部が形成され、

前記凹部は、前記不揮発性メモリに対応する領域に配置されていることを特徴とする半導体チップ。

【請求項2】 請求項1において、前記凹部は、複数の面を有し、少なくとも1面は、前記半導体基板に直交する方向に対して傾いていることを特徴とする半導体チップ。

【請求項3】 請求項2において、前記凹部は、V字型の縦断面形状を有することを特徴とする半導体チップ。

【請求項4】 請求項2において、前記凹部は、台形の縦断面形状を有することを特徴とする半導体チップ。

【請求項5】 請求項1において、前記凹部の底部と前記半導体チップの表面との最も接近した間隔は、前記半導体基板の厚さの半分または100  $\mu\text{m}$ の何れか小さい方の値未満であることを特徴とする半導体チップ。

【請求項6】 請求項1において、前記凹部内の表面は、波長域が600 nm $\sim$ 5  $\mu\text{m}$ の電磁波に対する屈折率が前記半導体基板の材料に対するものとは異なる材料、またはこの波長域の電磁波が不透過である材料によって被覆されていることを特徴とする半導体チップ。

【請求項7】 請求項1において、前記半導体基板は、面方位が(100)のシリコン基板であることを特徴とする半導体チップ。

【請求項8】 請求項1において、前記半導体基板は、面方位が(110)のシリコン基板であることを特徴とする半導体チップ。

【請求項9】 請求項1において、前記半導体チップは、ICカードに組み込まれるものであることを特徴とする半導体チップ。

【請求項10】 半導体基板の主表面側に不揮発性のメモリの形成された半導体チップの製造方法において、前記不揮発性メモリに対応する前記半導体基板の裏面に、少なくとも1個の開口部を有するエッチングマスクを形成し、前記エッチングマスクの開口部から露出した前記半導体基板の裏面を選択的にエッチングし、これにより、前記半導体基板の裏面に凹部を形成することを特徴とする半導体チップの製造方法。

【請求項11】 請求項10において、前記半導体基板は、面方位が(100)のシリコン基板であり、前記エッチングは、異方性エッチング処理であることを

特徴とする半導体チップの製造方法。

【請求項12】 請求項11において、前記異方性エッチング処理は、前記開口部から露出した前記シリコン基板の裏面を、塩基性の水溶液を用いて選択的にエッチングすることを特徴とする半導体チップの製造方法。

【請求項13】 請求項10において、前記半導体基板は、面方位が(110)のシリコン基板であり、前記エッチングは、異方性エッチング処理であることを特徴とする半導体チップの製造方法。

【請求項14】 請求項13において、前記異方性エッチング処理は、前記開口部から露出した前記シリコン基板の裏面を、塩基性の水溶液を用いて選択的にエッチングすることを特徴とする半導体チップの製造方法。

【請求項15】 請求項10において、前記半導体チップは、ICカードに組み込まれるものであることを特徴とする半導体チップの製造方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、たとえばICカードに使用される半導体チップおよびその製造方法に関するものである。

【0002】

【従来の技術】半導体チップには、回路パターンや製造技術に関する独創性を持ったアイデアや不揮発性メモリ(EEPROM等)に記憶されるプログラム情報等の知的財産情報が高度に集約されている。したがって、情報管理の観点から、不正な手段によってそれらの情報が漏洩することを防ぐため、適切な防止策がとられる必要がある。ところが、このような回路パターンや製造技術に関する情報や記憶された情報の大半は、回路パターンが露出していれば、それを基板の主表面側から顕微鏡などの光学的な観測手段により解読することが可能である。

【0003】現在、広範に流用されているプラスチックモールドの半導体チップにおいては、そのままでは不透明なモールド樹脂によって封止され不可視化されている。また、封止剤の他に回路表面側はソフテラー保護膜が形成されていたり、あるいはフリップチップ実装では対向して実装基板があるため、表面を露出させることはそれほど容易ではない。しかし、モールド樹脂を適当な方法によって除去した後に、リードフレームに接着されている半導体チップを機械的に引き剥して回路パターンが露出させられるおそれがある。

【0004】そこで、このような従来の問題点に鑑み、半導体基板の厚さを通常のものよりも薄くすることによって半導体チップを破碎され易くし、回路パターン等の不正な解読を防止することが考えられる。

【0005】

【発明が解決しようとする課題】しかしながら、半導体基板全面を薄膜化させるとウエハのダイシングまたはボンディング時における強度も不足してしまうという問題点がある。また、半導体基板の全面を薄くした場合、半導体基板の強度が一様に低下してしまい、どの部分が破壊されるかわからず、本来破壊させなければならないはずの不揮発性メモリ等がそのまま残ってしまうという問題点もある。それ故、本発明の主目的は、半導体チップに盛り込まれた技術に対する不正な解読を防止することができる半導体チップおよびその製造方法を提供することにある。

#### 【0006】

【課題を解決するための手段】このような課題を解決するため、本発明では、リードフレーム等に接着された半導体チップを不正に取り外そうとすると、半導体チップが破壊され、半導体チップの本来備えた機能が破壊されるようにしたものである。

【0007】このような目的を達成するために、本発明に係る半導体チップは、半導体基板の主表面側に不揮発性メモリの形成された半導体チップにおいて、前記半導体基板の裏面には、少なくとも1個の凹部が形成され、前記凹部は、前記不揮発性メモリに対応する領域に配置されたものである。また、本発明に係る半導体チップの製造方法は、半導体基板の主表面側に不揮発性のメモリの形成された半導体チップの製造方法において、前記不揮発性メモリに対応する前記半導体基板の裏面に、少なくとも1個の開口部を有するエッチングマスクを形成し、前記エッチングマスクの開口部から露出した前記半導体基板の裏面を選択的にエッチングし、これにより、前記半導体基板の裏面に凹部を形成するものである。

#### 【0008】

【発明の実施の形態】次に、本発明の一つの実施の形態について図を用いて説明する。図1(a)～(c)は、本発明の実施の形態を示している。図1(a)において、シリコン基板1は、厚さが370 $\mu$ mであり、主表面側に図示しない半導体素子が形成されて半導体チップを構成している。例えば、この半導体素子としてEEPROM等の不揮発性メモリ等が形成されている。

【0009】図1(b)は、図1(a)の破線部で囲まれた領域(不揮発性メモリの形成された領域2)を拡大したものである。シリコン基板1の裏面には所定の開口部4を有するエッチングマスク3が形成されている。例えば、エッチングマスク3はシリコン基板1の裏面に形成された二酸化珪素被膜であり、KrFエキシマレーザ等を用いたレーザ研削機によって400 $\mu$ m角の開口部4が500 $\mu$ mピッチで形成されている。その後、このシリコン基板1の裏面を例えば30%のKOH水溶液に70℃に保ちながら浸せきし、4時間に亘って湿式エッチングを行うことにより、シリコン基板1の裏面には深さが220 $\mu$ mの四角錐台形状の凹部5が図1(c)に

示されるように形成される。

【0010】このようにシリコン基板1の裏面に凹部5を形成した結果、シリコン基板1の強度は凹部を形成する前のものと比べて脆弱化したものとなる。したがって、外部から不当な応力が付加されると半導体基板は破碎され、半導体チップに存する情報の漏洩を阻止することができる。

【0011】なお、このような凹部は半導体チップの素子形成領域の裏面に1個だけ形成しても良い。すなわち、図2(a)に示すように素子形成領域に対応する半導体チップの裏面に開口部4を設けたエッチングマスク3を配置し、このエッチングマスク3を基準にして開口部4に露出した半導体基板1の裏面をエッチングし、これによって図2(b)に示されるような凹部5を形成しても良い。

【0012】この場合、半導体チップの縁はエッチングさせずに残しておくことが好ましい。すなわち、半導体チップのスクライプラインに沿った領域の膜厚をウエハの膜厚に等しくすることにより、ウエハから半導体チップをダイシングする際やボンディングの際の強度を保つことができる。例えば、膜厚が200～400 $\mu$ mの基板であれば縁から100 $\mu$ m程度の領域をウエハに等しい膜厚に保持するとよい。または、縁からアスペクト比が「1」までの領域をウエハに等しい膜厚に保持すればダイシング時の強度は、より確実に保持される(例えば、200 $\mu$ mの膜厚の基板については半導体チップの縁から200 $\mu$ mまでの領域)。

【0013】また、素子形成領域の全面に亘って複数の凹部を形成してもよいし、特定の領域にのみ限定して形成してもよい。例えば重要な情報が記憶される不揮発性メモリや構造に貴重な工業所有権を有する回路などの特定の領域に限定して凹部を形成することにより重要度に応じて優先的に破壊される領域を設定することができる。詳細については実施例において説明する。

【0014】ところで、シリコン基板は比較的良好な近赤外～赤外領域の光を透過する性質があり、そのような波長のレーザを走査することにより基板の裏面からでも表面側の回路パターン像を観測できるようになりつつある。このような裏面からの観測は従来にはない新しい計測技術であるため、従来の半導体チップはより無防備な状態にあるのが現状である。特に、フリップチップで表面実装される半導体チップにおいては、裏面が極めて容易に露出できる形態であるため、シリコン基板の裏面側からの観測に対する簡便でかつ効果的な不正防止策が強く要望されている。加えて半導体チップの不揮発性メモリ領域においては、記憶される情報が付加価値の高いプログラムの場合が多く、そのような領域への不正防止対策は特に重要かつ急務的要求といえる状況にある。

【0015】そこで、凹部5の断面形状をV字型あるいは台形状等とし、凹部内の面を斜面で構成することがよ

り望ましいといえる。すなわち、基板裏面から垂直に入射される観測光はその凹部斜面によって屈折もしくは反射されて直進しないため、レーザ走査顕微鏡等の光学的な手法によって裏面から回路パターン像を観察しようとしても鉛直線上にある回路を観測することができなくなる。

【0016】さらに、断面が台形状のときの凹部5の底は、平坦であっても差し支えないが、平坦であるとその部分における表面側の回路は観測可能となるおそれがあるため、粗面であることがより好ましい。その場合、粗面の凹凸が観測波長以下では実効上平滑であるのと同等であるため、粗面の程度は観測波長以上が望ましい。裏面からの観測の場合、シリコンを透過する観測光としては、600nm～5 $\mu$ mの波長を考慮すればよく、好ましくは700nm～2 $\mu$ mの波長にするとよい。粗面凹凸の大きさを上記波長よりも大きくすることにより、入射光は複雑に屈折するため回路パターン等の観測は不可能になる。

【0017】また、凹部5内の斜面においても、その表面は必ずしも滑らかである必要はない。さらに、凹部5は台形等の複数の面の集合によって形成されていても差し支えない。ただし、裏面に水平な面と垂直な面とからなる階段状のものは、階段の大きさが観測光の波長よりも短い場合には滑らかな斜面と同等の機能を発揮するため差し支えないが、段差が観測光の波長と同程度以上の大きさを有する場合にはその程度に応じて機能が劣るものとなる。

【0018】次に、凹部5の深さについて説明する。凹部5の好ましい深さは目的とする効果によって異なるものである。すなわち、(1) 光学的な観測を困難とさせる目的のためには凹部5はせいぜい5 $\mu$ m程度の深さで効果を発揮するので5 $\mu$ m以上であればよく、(2) 半導体基板を脆弱化させるためには半導体基板の厚さの半分以上の深さにすることが望ましい。例えば、300 $\mu$ m程度の厚さの基板に対しては150 $\mu$ m以上の深さの凹部を形成すればよく、その場合には基板の脆弱化と同時に光学的な効果も満足させることができる。

【0019】しかし、凹部と半導体基板の主表面との最も接近した間隔（すなわち、基板厚さの最小値）が、まだ十分に厚い場合には、基板を機械的に研磨することによって裏面が平坦化されるおそれがある。そこで、このような不正行為を阻止するためには、最接近間隔を10 $\mu$ m未満とすることが好ましい。したがって、凹部と半導体基板の主表面との最接近間隔が基板厚さの半分未満または100 $\mu$ m未満の何れか小さい値であれば、きわめて効果的であるといえる。もちろん、この凹部と半導体基板の主表面との最接近間隔は、半導体素子の機能を損なわない程度以上の厚さにする必要があり、例えば10 $\mu$ m程度まで薄膜化することができる。

【0020】次に、凹部5の形成技術について説明す

る。本発明に係る凹部の形成技術としては、いくつかの種類が考えられる。例えば、機械的な研削、乾式エッチング、湿式エッチング等が有用であるが、本発明においては以下の理由から湿式エッチングが最適であると考えられる。ただし、湿式エッチング以外のものが不適当というのではなく、条件によってはこれらを採用しても良い。

#### (1) 機械的な研削

直線的なV字型の溝を形成するのであれば機械的研削によって加工するのが簡便である。しかし、機械的研削は四角錐のような孤立した凹形状を形成することは技術的に困難である。また、特定の箇所を100 $\mu$ m未満に薄膜化することも基板に過度の応力を与えて素子の機能を損傷させる危険がある。

#### 【0021】(2) 乾式エッチング

プラズマを用いた乾式エッチングは、条件によって断面形状を矩形に形成したり、凹部内に斜面を形成したりすることも可能である。しかし、このようなプラズマを用いた乾式エッチングにおいても、チャージアップによる素子損傷の懸念があり、また数100nmの深さのエッチングに使用できるエッチングマスクを形成することは技術的に困難である。

#### 【0022】(3) 湿式エッチング

湿式のエッチングは、穏和な温度で処理できるとともにエッチングマスクも薄膜で十分であり、また経費的にも安い長所がある。加えて塩基性水溶液によるシリコン基板のエッチングにおいては、基板の結晶面方位毎のエッチング速度が互いに1桁以上異なるので異方的なエッチングを実施することができる。例えば面方位が(100)の基板を用いれば、エッチング速度の違い(111)面が取り残されて約55度の角度の斜面を容易に形成することができるという長所がある。ただし、開口部の形状や方位によっては、(111)よりも高次の面が露出して、エッチングが見かけ上止まることがある。エッチングマスクに円形状の開口部を設けた場合においては、通常、形成される凹部の基板面に平行な断面は円に外接した矩形状になる。

【0023】さらに、この湿式エッチング法が効果的であることは、V字型の凹部を形成する際に、裏面上に一旦開口寸法を決めてやれば深さがほとんど一義的に決まることから明らかである。

【0024】したがって、本発明においては、特に面方位が(100)のシリコン基板と塩基性水溶液とを用いた湿式エッチングにより、裏面に凹部を形成する方法が有用と考える。特に、広範に使用されるCMOS半導体素子は、通常、面方位が(100)のシリコン基板に形成されるため、本発明はきわめて効果的に適用される。

【0025】ここで、塩基性水溶液としては、濃度が10～40%のNaOHやKOHの水溶液、または有機アルカリの水溶液等が有用であることが一般的によく知られている。そこで、本発明においてはこのような溶液を

用いてエッチングを行うことにする。また、面方位が(110)の基板を用いても塩基性水溶液で異方的なエッチングを行うことができる。特に、方位 $\langle 1, -1, -2 \rangle$ にアラインしたライン状のボタンでは、垂直な側壁を有し断面形状が矩形である溝を形成することができる。従って、光学的な観測の阻止に対する効果は得にくくなるが、基板を部分的に薄膜化することによって半導体チップの脆弱化を図ることができる。

【0026】なお、凹部を形成するため、例えばフッ酸、硝酸、氷酢酸の混合液等の一般的に良く知られている酸性溶液を用いて基板をエッチングしても差し支えない。このような混合液の場合には面方位にほとんど依存しない等方的なエッチングになるが、エッチング速度が速いのでスループットが高くなるという特徴がある。

【0027】また、エッチングマスク材は、エッチング溶液に十分な耐性があり、適当な方法によってボタン形成ができれば、どのようなものであっても差し支えない。例えば、有機高分子をエッチングマスク材として用いるとプロセスが簡便になって好ましい。

【0028】しかし、有機高分子によるエッチングマスク材は、エッチング溶液が有機高分子との界面の基板を浸食しやすいため、凹部の縁の部分が後退しやすい短所がある。それに対して、チッ化珪素や二酸化珪素の被膜をエッチングマスクとして使用すると、工程は増えるもののそれらのマスクに開口されたボタンからほとんど後退することなしに基板のエッチングを行うことができ、形状を高精度で制御できるという効果を有する。

【0029】また、マスク開口部は、エッチングマスク材を被膜形成した後、通常のリソグラフィプロセスによってボタン化してもよいし、電子線やイオンビームのリソグラフィ、あるいはレーザアブレーションでボタン形成を行ってもよい。さらには、ボタンを印刷することや他の方法を用いても差し支えない。

【0030】また、本発明に係る凹部を形成する工程は、ウエハから半導体チップをダイシングする前に行う場合について記載したが、半導体チップを基板からダイシングした後であっても差し支えない。フリップチップ実装においては実装後であっても差し支えない。

【0031】また、本発明の半導体チップは、力学的な補強や耐湿性付与、あるいは印刷等のために凹部を含んだ裏面の一部もしくは全体に亘って樹脂や無機膜、金属膜などの被膜を形成することはまったく差し支えない。特に、レーザ計測によく用いられる600nm～5μmの波長の電磁波において、その被膜が基板材料とは異なる屈折率を有する場合には、外部環境に関わらず被膜と基板界面における屈折が不可避免的に生じてレーザ計測を阻害するため、むしろ好ましいといえる。

【0032】その際に、被膜の表面形状が凹部の形状と平行であるよりも、異なる形状を有すると観測光を入射した際に外気と被膜との屈折、被膜と基板凹部との屈折

がより複雑となるため、像観察がより困難となってさらに好ましい。

【0033】なお、上記の被膜の代わりに600nm～5μmの波長域の電磁波において不透明である材料によって被覆することも有用である。例えば、タングステン、モリブデン、金、チタン、タンタル、アルミニウム、銅等の金属を0.1～0.5μm程度堆積するだけで、裏面からの観測光は反射してしまうため観測をより困難にさせることができる。

【0034】次に、本発明の実施例について説明する。ただし、本発明はこれらの実施例のみに限定されるものではなく、例えば本発明をガリウムヒ素等の化合物半導体から成るチップ等に適用することもできる。

#### 【0035】

##### 【実施例】

【実施例1】面方位が(100)で基板厚さが370μmであり、表面に複数の集積回路が形成されているシリコン基板において、鏡面研磨された裏面にCVD法によって0.7μm厚の二酸化珪素膜を形成した。基板表面側を保護するため、基板の表面には市販のサイクロテン樹脂(ダウケミカル日本株式会社製)を4μmの厚さにスピンコートした後、220℃でバークした。

【0036】その後、基板に形成された2mm角の不揮発性メモリ領域の直下の裏面の二酸化珪素膜被膜にボタンを形成するため、KrFエキシマレーザを用いたレーザ研削機を用いて5×5のアレイ状のボタンを形成する(図1(b)参照)。すなわち、ファセットに垂直な線(方位で言えば $\langle 0, 1, 0 \rangle$ )と平行な線(同 $\langle 0, 0, 1 \rangle$ )で構成された400μm角の開口部を、500μmピッチで二酸化珪素膜被膜に形成する。その後、この基板を30%のKOH水溶液に70℃で浸せきし、4時間に亘ってエッチングを行うことによりアレイ状の四角錐台の凹部5がシリコン基板に形成された(図1(c)参照)。なお、凹部5が形成された後、シリコン基板上の各半導体チップはダイシングされる。

【0037】ここで、凹部5の深さは220μmであり、斜面と底面の表面はほぼ平滑な面であった。波長が約1.2μmの赤外線レーザ走査顕微鏡を用い、裏面から垂直にレーザを入射して回路ボタンの像観察を行ったが、凹部5の斜面の部分では正しい像を得ることができなかった。

【0038】なお、図1(c)ではファセットに対して平行または垂直な凹部5が形成されているが、これは開口部4の影響によって高次の面でエッチングがストップした状態を示している。ちなみに、(111)面で形成されたのであれば、凹部5はファセットに対して平行または垂直にはならず、45°回転することになる。

【0039】ここで、(100)のシリコン基板に対して、アルカリによる異方性エッチングを行った場合、凹部の開口(長さをxとする)と最深部(深さをyとす

る)との関係は図3(a), (b)から明らかなよう

$$y = (1/2) \cdot x \cdot \tan \theta$$

となる。したがって、上述のように $400\mu\text{m}$ の開孔部を設けた場合、(1)式に対して $x=400$ を代入し、さらに(100)面と(111)面との角度が約 $54.73^\circ$ であることから $\theta=54.73$ を代入すると、 $y$ の値は約 $283(\mu\text{m})$ となる。また、本実施例での $\theta$ の実測結果は $55\sim 57^\circ$ となったが、この $\theta$ の値からもわかるように、高次の面でエッチングがストップしても、(111)面でストップした場合とほぼ同様の凹部が形成されることになる。

【0040】[実施例2] 実施例1において、二酸化珪素の代わりに $0.3\mu\text{m}$ 厚のチツ化珪素膜が形成された基板を用いた。そして、不揮発性メモリ領域の裏面のチツ化珪素被膜にボタンを形成するため、ポジ型フォトリソグラフィプロセスを用いて $400\mu\text{m}$ 角の開孔部を $500\mu\text{m}$ ピッチで $5\times 5$ の格子状にレジスト上に形成した。

【0041】このボタン化されたレジストをマスクとし、四フッ化炭素ガスを用いたリアグティブイオンエッチング(RIE)でチツ化珪素膜を開孔した。実施例1と同様のKOH水溶液でエッチングを6時間行うことにより、深さが $280\mu\text{m}$ の4角錐のアレー状の凹部が基板に形成された。光学的な特性は実施例1と同様であった。

【0042】[実施例3] 面方位が(110)で基板厚さが $400\mu\text{m}$ であり、表面に集積回路が形成されているシリコン基板において、鏡面研磨された裏面にCVD法によって $0.3\mu\text{m}$ 厚のチツ化珪素膜を形成した。実施例1と同様の方法によって表面回路側を保護した後、実施例2と同様にフォトリソグラフィおよびRIEによって線幅 $400\mu\text{m}$ で長さが $4\text{mm}$ のボタンを、方位<1, -1, -2>にアラインして並列に $500\mu\text{m}$ ピッチで7本形成した(図4)。

【0043】その後、基板をNaOH水溶液でエッチングした結果、中央部の深さが $320\mu\text{m}$ である矩形の断面形状を有する溝が形成された。ただし、角の部分では複雑な形状となった。この基板から半導体チップをダイシングして切り出し、ガラスエポキシ基板に回路面を対向させてエポキシ樹脂で接着したのち、機械的に半導体チップを引き剥そうとすると溝部分が破碎した。

【0044】[実施例4] 実施例1において、凹部のボタンを不揮発性メモリの領域と同じ大きさである $2\text{mm}$ 角の正方形を1個とした(図5)。40%のKOH水溶液を用いて $95^\circ\text{C}$ の温度でエッチングを行うことにより、約90分間で深さ $280\mu\text{m}$ の4角錐台型の凹部が形成された。この4角錐台の底部の表面は平滑であったが、ゆるやかで不規則な起伏が生じ、その部分を透過してレーザ顕微鏡像は観測できたもののグローバルな像は歪んだものとなった。この薄膜化した部分も機械的に脆

に、

$$\dots (1)$$

弱化しており、実施例3と同様な方法によって半導体チップをガラスエポキシ基板に接着してから剥離しようとすると破碎した。

【0045】[実施例5] 実施例1において、二酸化珪素被膜の開孔部の形状を不揮発性メモリ領域を含んだ $3\text{mm}$ 角の領域の裏面に複数の長方形を組み合わせて形成した(図6)。実施例4と同様にエッチングし、V溝の凹部を形成した。このボタンによって縁の斜面における裏面からの顕微鏡観察は困難となり、またシリコン基板は機械的に脆弱なものとなった。さらに、裏面全面に厚さ $0.3\mu\text{m}$ のタングステン被膜をスパッタによって形成したことにより、裏面からの走査顕微鏡による表面回路パタンの観察はより困難となった。

【0046】[実施例6] 実施例2において、凹部アレーを不揮発性メモリ領域に限定せずに半導体チップの裏面全面に亘って同ピッチで形成した(図7)。その結果、基板の機械的強度は一様に低下した。さらに、裏面からレーザ走査顕微鏡を用いて観測しても、半導体チップ全面に亘って回路を観測することはできなかった。

【0047】[実施例7] 実施例2において、エッチングマスクの開孔部を、 $300\mu\text{m}$ 角パタンの $500\mu\text{m}$ ピッチ格子アレーとした(図8)。硝酸(濃度60%)とフッ酸(同4.8%)と氷酢酸の3:1:1の混合溶液を用い、深さが $300\mu\text{m}$ になるまで湿式エッチングを行った。その結果、エッチング面が湾曲した凹部が形成され(図9)、波長が約 $1.5\mu\text{m}$ の赤外線レーザ走査顕微鏡を用いて裏面から垂直にレーザを入射して回路パタンの像観察を行ったが、凹部では正しい像を得ることができなかった。

【0048】

【発明の効果】以上説明したように本発明は、半導体チップの縁を除く領域に対応する半導体基板の裏面に少なくとも1個の凹部を形成するため、ダイシングまたはボンディング時に十分な強度を得ることができ、かつ、不正に取り外そうとして応力を加えると容易に破碎させることができる。また、凹部の形状によってはレーザ計測等を用いた光学的手法による観測を阻止することでも、半導体チップの知的財産情報の漏洩を簡便にかつ効果的に防止することができる。

【図面の簡単な説明】

【図1】 本発明の一つの実施の形態を示す斜視図である。

【図2】 本発明のその他の実施の形態を示す斜視図である。

【図3】 シリコン基板の(100)面に、アルカリエッチで形成された凹部5を示す斜視図およびそのAA'線断面図である。

【図4】 本発明のその他の実施例(実施例3)を示す

平面図である。

【図5】 本発明のその他の実施例（実施例4）を示す平面図である。

【図6】 本発明のその他の実施例（実施例5）を示す平面図である。

【図7】 本発明のその他の実施例（実施例6）を示す平面図である。


【図8】 本発明のその他の実施例（実施例7）を示す平面図である。

【図9】 図8の凹部5を示す断面図である。


【符号の説明】

1…シリコン基板、2…不揮発性メモリの形成された領域、3…エッチングマスク、4…開口部、5…凹部。


【図1】



【図2】




【図4】




実施例 3

【図5】



実施例 4

【図6】




実施例 5


【図9】



【図3】



【図7】



【図8】

